Bánh xốp silicon oxit nhiệt ướt hoặc khô
Wet or dry thermal oxide (SiO2) on silicon wafer is available in the size of 4”, 6” and 12”. Thermal oxide silicon wafer is a bare silicon wafer with silicon oxide layer grown by dry or wet thermal oxidation process. The oxidation in the industry is mainly divided into dry oxygen (pure oxygen oxidation) and wet oxygen (using water vapor as the oxidant). These two oxidations are very similar in structure and performance. High quality oxide layer on the surface of silicon wafer is very important for the whole semiconductor integrated circuit manufacturing process. The thermal growth of silicon oxide is not only used as a masking layer for ion implantation or thermal diffusion, but also as a passivation layer to ensure that the surface of the device is not affected by the surrounding atmosphere.
- Sự miêu tả
- Cuộc điều tra
Miêu tả
Quá trình oxy hóa nhiệt của silic được chia thành hai giai đoạn: từ tăng trưởng tuyến tính đến tăng trưởng parabol. Trong giai đoạn tăng trưởng tuyến tính, các nguyên tử oxy có thể tiếp xúc trực tiếp với silicon để đảm bảo độ dày tăng trưởng tuyến tính là 0,01um. Khi silic điôxít (SiO2) bám vào bề mặt silic, phần còn lại của quá trình ôxy hóa đòi hỏi sự khuếch tán để đảm bảo sự tiếp xúc giữa các nguyên tử silic và nguyên tử ôxy để tạo thành cacbon điôxít. Tại thời điểm này, nó đi vào tăng trưởng theo hình parabol. Sự tăng trưởng theo hình parabol sẽ làm giảm tốc độ sản xuất của lớp oxit, bởi vì đôi khi tốc độ phát triển nhiệt của oxit silic được tăng tốc bằng cách tăng hơi nước.
Thông tin thêm về wafer silicon của chúng tôi với quá trình oxy hóa nhiệt, vui lòng xem bên dưới:
1. 12 inch Prime Si Wafer với màng oxit nhiệt
| 12 inch Prime Si Wafer với màng oxit nhiệt | |||
| Mục | Thông số | ||
| Chất liệu | Silicon đơn tinh thể | ||
| Cấp | Lớp chính | ||
| Phương pháp phát triển | CZ | ||
| Đường kính | 12 "(300,0 ± 0,3 mm) | ||
| loại dẫn | Loại P | ||
| dopant | Boron | ||
| Sự định hướng | <100> ± 0,5 ° | ||
| Độ dày | 775 ± 25μm | 775 ± 25um | 650 ± 25μm |
| Điện trở | 1-100Ωcm | 1-100Ωcm | > 10Ωcm |
| RRV | N / A | ||
| SEMI STD Notch | SEMI STD Notch | ||
| Kết thúc bề mặt | Mặt trước hoàn thiện Gương đánh bóng Mặt sau hoàn thiện Gương đánh bóng |
||
| Cạnh tròn | Cạnh tròn Theo tiêu chuẩn SEMI |
||
| Độ dày màng ôxy hóa cách nhiệt | Độ dày lớp ôxít 5000Å trên hai mặt | ||
| Hạt | ≤100counts @ 0.2μm | ||
| Sự thô ráp | <5Å | ||
| TTV | <15um | ||
| Bow / Warp | Cánh cung≤20μm, Warp≤40μm | ||
| TIR | <5µm | ||
| Hàm lượng oxy | <2E16 / cm3 | ||
| Hàm lượng carbon | <2E16 / cm3 | ||
| OISF | <50 / cm² | ||
| STIR (15x15mm) | <1.5µm | ||
| MCC Lifetime | N / A | ||
| Ô nhiễm kim loại bề mặt Fe, Zn, Cu, Ni, K, Cr |
2E10 nguyên tử / cm2 | ||
| Mật độ xáo trộn | SEMI STD | ||
| Chip, vết xước, va đập, sương mù, vết cảm ứng, vỏ cam, vết rỗ, vết nứt, bụi bẩn, nhiễm bẩn | Tất cả Không có | ||
| Laser Đánh dấu | Dấu Laser Mặt sau T7. M12 | ||
2. 6 inch Prime Thermal Oxide Si Wafer
| 6 inch Prime Si Wafer với màng oxit nhiệt | ||||
| Mục | Thông số | |||
| Chất liệu | Silicon đơn tinh thể | |||
| Cấp | Lớp chính | |||
| Phương pháp phát triển | CZ | |||
| Đường kính | 6 "(150 ± 0,3mm) | |||
| loại dẫn | Loại P | Loại P | Loại N | Loại N |
| dopant | Boron | Boron | Phốt pho | Phốt pho hoặc Antimon |
| Sự định hướng | <100> ± 0,5 ° | |||
| Độ dày | 1.500 ± 25μm | 530 ± 15um | 700 ± 25μm 1.000 ± 25μm |
525 ± 25μm 675 ± 25μm |
| Điện trở | 1-100Ωcm | 0-100Ωcm | 0,01-0,2Ωcm | 0,01-0,2Ωcm |
| RRV | N / A | |||
| Căn hộ chính | SEMI STD | |||
| Căn hộ thứ cấp | SEMI STD | |||
| Kết thúc bề mặt | 1SP, SSP Một mặt-Epi-Sẵn sàng-Đánh bóng, Mặt sau được khắc |
|||
| Cạnh tròn | Cạnh tròn Theo tiêu chuẩn SEMI |
|||
| Độ dày màng ôxy hóa cách nhiệt | Ôxít nhiệt 200A và nitrua LPCVD 1200A - đo phân vị | |||
| Hạt | SEMI STD | |||
| Sự thô ráp | SEMI STD | |||
| TTV | <15um | |||
| Bow / Warp | <40um | |||
| TIR | <5µm | |||
| Hàm lượng oxy | <2E16 / cm3 | |||
| Hàm lượng carbon | <2E16 / cm3 | |||
| OISF | <50 / cm² | |||
| STIR (15x15mm) | <1.5µm | |||
| MCC Lifetime | N / A | |||
| Ô nhiễm kim loại bề mặt Fe, Zn, Cu, Ni, K, Cr |
SEMI STD | |||
| Mật độ xáo trộn | SEMI STD | |||
| Chip, vết xước, va đập, sương mù, vết cảm ứng, vỏ cam, vết rỗ, vết nứt, bụi bẩn, nhiễm bẩn | Tất cả Không có | |||
| Laser Đánh dấu | SEMI STD | |||
3. Tấm Wafer Silicon Oxit Nhiệt 4 inch
| 4 inch Prime Si Wafer với lớp oxit nhiệt | |||
| Mục | Thông số | ||
| Chất liệu | Silicon đơn tinh thể | ||
| Cấp | Lớp chính | ||
| Phương pháp phát triển | CZ | ||
| Đường kính | 50,8 ± 0,3 mm, 2 " | 100 ± 0,3mm, 4 " | 76,2 ± 0,3 mm, 3 " |
| loại dẫn | Loại P | Loại N | Loại N |
| dopant | Boron | Phốt pho | Phốt pho |
| Sự định hướng | <100> ± 0,5 ° | [100] ± 0,5 ° | (100) ± 1 ° |
| Độ dày | 675 ± 20μm | 675 ± 20μm | 380 ± 20μm |
| Điện trở | ≥10Ωcm | ≥10Ωcm | 1-20Ωcm |
| RRV | N / A | ||
| Căn hộ chính | SEMI STD | SEMI STD | 22,5 ± 2,5mm, (110) ± 1 ° |
| Căn hộ thứ cấp | SEMI STD | SEMI STD | SEMI STD |
| Kết thúc bề mặt | 1SP, SSP Một mặt-Epi-Sẵn sàng-Đánh bóng, Mặt sau được khắc |
1SP, SSP Một mặt được đánh bóng Mặt sau axit khắc |
1SP, SSP Một mặt được đánh bóng Mặt sau axit khắc |
| Cạnh tròn | Cạnh được làm tròn theo tiêu chuẩn SEMI | Cạnh được làm tròn theo tiêu chuẩn SEMI | Cạnh được làm tròn theo tiêu chuẩn SEMI |
| Độ dày màng ôxy hóa cách nhiệt | 100nm hoặc 300nm | ||
| Hạt | SEMI STD | ||
| Sự thô ráp | <5A | ||
| TTV | <15um | ||
| Bow / Warp | <40um | ||
| TIR | <5µm | ||
| Hàm lượng oxy | <2E16 / cm3 | ||
| Hàm lượng carbon | <2E16 / cm3 | ||
| OISF | <50 / cm² | ||
| STIR (15x15mm) | <1.5µm | ||
| MCC Lifetime | N / A | ||
| Ô nhiễm kim loại bề mặt Fe, Zn, Cu, Ni, K, Cr |
≤5E10 nguyên tử / cm2 | ||
| Mật độ xáo trộn | Tối đa 500 / cm2 | ||
| Chip, vết xước, va đập, sương mù, vết cảm ứng, vỏ cam, vết rỗ, vết nứt, bụi bẩn, nhiễm bẩn | Tất cả Không có | ||
| Laser Đánh dấu | SEMI STD | Tùy chọn Laser Serialized: Laser nông |
Dọc theo phẳng Ở mặt trước |
Độ dày của lớp silicon dioxide được sử dụng trong các thiết bị dựa trên silicon rất khác nhau, và ứng dụng chính của tấm silicon phát triển oxit nhiệt là theo độ dày SiO2. Ví dụ:
Tấm wafer oxit nhiệt được sử dụng cho cổng đường hầm, khi độ dày silica trên giao diện silic oxit nhiệt là 60 ~ 100Å;
Khi độ dày SiO2 ở 150 ~ 500Å, tấm wafer oxit nhiệt (100) được sử dụng làm lớp oxit cổng hoặc lớp điện môi của tụ điện;
Đối với độ dày 200 ~ 500Å, tấm wafer oxit silic được sử dụng làm lớp oxit LOCOS;
Khi độ dày đạt đến 2000-5000Å, tấm wafer Si oxit nhiệt được sử dụng làm lớp oxit mặt nạ và lớp thụ động bề mặt;
Các tấm silicon oxit nhiệt ướt / khô được sử dụng làm oxit trường khi lớp oxit đạt 3000 ~ 10000Å.
