SiC Epi Wafer

SiC Epi Wafer

SiC epitaxial wafer là một loại wafer silicon carbide mà một màng đơn tinh thể (lớp biểu mô) với các yêu cầu nhất định và tinh thể giống như chất nền được phát triển trên chất nền SiC. Trong các ứng dụng thực tế, hầu hết tất cả các thiết bị bán dẫn dải tần rộng đều được chế tạo trên tấm wafer hình chóp, trong khi bản thân tấm wafer cacbua silicon chỉ được sử dụng làm chất nền, bao gồm chất nền cho sự phát triển biểu mô GaN.

Miêu tả

So với các thiết bị nguồn SiC truyền thống, vật liệu đơn tinh thể SiC không thể chế tạo trực tiếp thiết bị nguồn SiC. SiC wafer có chất lượng cao phải được trồng trên chất nền dẫn điện SiC. Sau đó, sử dụng các tấm SiC epi để chế tạo các thiết bị.

Epitaxial là một quá trình quan trọng trong toàn bộ quy trình công nghiệp bán dẫn. Bởi vì các thiết bị hầu như được thu nhận bằng sự phát triển của các biểu mô, nên chất lượng của tấm wafer biểu mô silic cacbua sẽ tạo ra ảnh hưởng lớn đến hiệu suất của các thiết bị. Ngoài ra, epitaxial nằm ở vị trí giữa của toàn bộ quá trình bán dẫn, bị ảnh hưởng rất nhiều bởi quá trình xử lý tinh thể và chất nền. Nói chung, quy trình biểu mô đóng một phần quan trọng trong sự phát triển của ngành.

1. Đặc điểm kỹ thuật của SiC Epitaxial Wafer

1.1 Đặc điểm kỹ thuật của tấm Wafer biểu bì silicon cacbua 4 ”

khoản mục N-type Điển hình P-type Điển hình
Đặc điểm kỹ thuật Đặc điểm kỹ thuật
Đường kính 4 "(100 mm) - 4 "(100 mm) -
Poly-type 4H - 4H -
Bề mặt (0001) Mặt silicon - (0001) Mặt silicon -
Chệch hướng về phía <11-20> 4 °-off - 4 °-off -
Độ dẫn nhiệt n-type - p-type -
dopant Không pha tạp, Nitơ - Nhôm -
Carrier Nồng độ <1E14,2E14-2E19 cm-3 - 2E14-2E19 cm-3 -
Lòng khoan dung ± 18% ± 14% ± 48% ± 24%
thống nhất <14% số 8% <19% 14%
Phạm vi độ dày 0,5-100 μm - 0,5-30 μm -
Lòng khoan dung số 8% ± 4% ± 8% ± 4%
thống nhất <5% 1,80% <5% 1,80%

 

1.2 Đặc điểm kỹ thuật của 6 ”SiC Epi Wafer

khoản mục N-type Điển hình P-type Điển hình
Đặc điểm kỹ thuật Đặc điểm kỹ thuật
Đường kính 6 "(150 mm) - 6 "(150 mm) -
Poly-type 4H - 4H -
Bề mặt (0001) Mặt silicon - (0001) Mặt silicon -
Chệch hướng về phía <11-20> 4 °-off - 4 °-off -
Độ dẫn nhiệt n-type - p-type -
dopant Không pha tạp, Nitơ - Nhôm -
Carrier Nồng độ <1E14,2E14-2E19 cm-3 - 2E14-2E19 cm-3 -
Lòng khoan dung ± 18% ± 14% ± 48% ± 24%
thống nhất <14% 0.08 <19% 0.14
Phạm vi độ dày 0,5-80 μm - 0,5-30 μm -
Lòng khoan dung 0.08 ± 4% ± 8% ± 4%
thống nhất <5% 2% <5% 2%

 

Lưu ý:

* Trong thị trường tấm wafer SiC epi, tất cả chất nền SiC cho sự tăng trưởng epi là loại sản xuất và loại trừ cạnh phải là 3mm;

* Các lớp epi loại N <20 micron được đặt trước lớp đệm loại n, E18 cm-3, 0,5 μm;

* Các lớp epi loại N ≥20 micron được đặt trước bởi lớp đệm loại n, E18, 1-5 μm;

* Không phải tất cả các mật độ pha tạp đều có sẵn ở mọi độ dày;

* Doping loại N được xác định là giá trị trung bình trên tấm wafer (17 điểm) bằng cách sử dụng đầu dò Hg CV;

* Độ dày tấm wafer SiC được xác định là giá trị trung bình trên tấm wafer (9 điểm) bằng FTIR;

* Tính đồng nhất: độ lệch chuẩn (σ) / trung bình.

2. Sự khác biệt giữa SiC Epitaxy và Silicon Epitaxy là gì?

Chất nền SiC thường được trồng bằng PVT với nhiệt độ cao tới 2000 ℃. Tuy nhiên, chu kỳ sản xuất dài; sản lượng thấp. So với chất nền silicon, giá thành của chất nền SiC rất cao.

Đối với quá trình biểu mô, quá trình biểu mô của SiC gần giống như của silicon, nhưng sẽ có một chút khác biệt trong thiết kế nhiệt độ và thiết kế cấu trúc.

Do tính chất đặc thù của vật liệu, công nghệ gia công thiết bị khác với silicon. Các quy trình nhiệt độ cao bao gồm cấy ion, oxy hóa và ủ được áp dụng.

3. Các thông số chính của Silicon Carbide Epi Wafer là gì?

Độ dày và độ đồng đều của nồng độ pha tạp là các thông số cơ bản và quan trọng nhất của vật liệu biểu mô SiC. Trên thực tế, các thông số của SiC epi wafer phụ thuộc vào thiết kế của thiết bị. Lấy trường hợp sau đây làm ví dụ: các mức điện áp khác nhau của các thiết bị sẽ xác định các thông số của mặt phẳng. Cụ thể, độ dày biểu mô wafer SiC phải là 6um ở điện áp thấp 600V; độ dày tấm SiC nên là 10 ~ 15um ở điện áp trung bình 1200 ~ 1700V; độ dày của lớp biểu mô cacbua silic phải lớn hơn 100um ở điện áp> = 10000. Độ dày biểu mô tăng lên cùng với khả năng điện áp tăng. Khó khăn hơn để trồng các tấm SiC epi chất lượng cao vì có một thách thức lớn trong việc kiểm soát khuyết tật, đặc biệt là trong ứng dụng điện áp cao.

Trên thực tế, SiC epi có rất nhiều khuyết tật. Do các tinh thể khác nhau nên các khuyết tật của chúng cũng khác nhau. Các khuyết tật chủ yếu bao gồm các khuyết tật vi ống, khuyết tật hình tam giác, khuyết tật bề mặt cà rốt, tập hợp bậc thang và các khuyết tật đặc biệt khác. Điều đáng chú ý là nhiều khuyết điểm là trực tiếp từ lớp nền. Do đó, chất lượng và mức độ xử lý của chất nền, đặc biệt là việc kiểm soát các khuyết tật, là rất quan trọng đối với sự phát triển của biểu mô.

Các khuyết tật biểu mô SiC thường được phân loại thành khuyết tật gây tử vong và không gây tử vong. Các khuyết tật gây tử vong, chẳng hạn như khuyết tật tam giác và phân, có ảnh hưởng đến tất cả các loại thiết bị, bao gồm điốt, MOSFET và thiết bị lưỡng cực. Tác động lớn nhất là điện áp đánh thủng, có thể làm giảm điện áp đánh thủng 20%, thậm chí 90%. Các khuyết tật không gây tử vong, chẳng hạn như một số TSD và TED, có thể không ảnh hưởng đến diode và có thể ảnh hưởng đến tuổi thọ của thiết bị MOS và thiết bị lưỡng cực, hoặc có một số ảnh hưởng của rò rỉ, cuối cùng sẽ ảnh hưởng đến tốc độ xử lý của thiết bị.

Các khuyết tật biểu mô silic cacbua thường được chia thành các khuyết tật gây tử vong và các khuyết tật không gây tử vong. Các khuyết tật nghiêm trọng như khuyết tật tam giác và nhỏ giọt có thể ảnh hưởng đến tất cả các loại thiết bị, như điốt, MOSFET và thiết bị lưỡng cực. Ảnh hưởng lớn nhất là điện áp đánh thủng, giảm từ 20%, thậm chí 90%. Các khuyết tật không gây tử vong, như một số TSD và Ted, có thể không ảnh hưởng đến điốt, nhưng có thể ảnh hưởng đến tuổi thọ của MOS và các thiết bị lưỡng cực, hoặc có tác động rò rỉ nhất định. Cuối cùng, nó sẽ ảnh hưởng đến tốc độ xử lý thiết bị.

Sau đây là một số gợi ý để kiểm soát các khuyết tật biểu mô của quá trình sản xuất tấm SiC:

Thứ nhất, chọn vật liệu nền một cách cẩn thận;

Thứ hai, lựa chọn thiết bị và nội địa hóa;

Thứ ba, lựa chọn quy trình công nghệ phù hợp.

4. Tiến bộ nào của Công nghệ SiC Epitaxial?

Trong trường điện áp trung bình và thấp, độ dày và nồng độ pha tạp của tấm wafer hình chóp SiC có thể tương đối tốt. Tuy nhiên, đối với lĩnh vực điện cao thế vẫn còn nhiều khó khăn, bao gồm độ dày, độ đồng đều của nồng độ pha tạp, các khuyết tật hình tam giác… cần khắc phục.

Trong các ứng dụng điện áp trung bình và thấp, quá trình biểu mô SiC đã trưởng thành. Màng mỏng biểu mô SiC có thể đáp ứng nhu cầu của SBD, JBS, MOS và các thiết bị khác ở điện áp trung bình và thấp nói chung. Độ dày và nồng độ pha tạp của lớp biểu mô 10um trong các ứng dụng thiết bị 1200V đạt được ở mức tốt. Các khuyết tật bề mặt có thể đạt dưới 0,5 mét vuông.

Trong trường điện áp cao, công nghệ epitaxy cacbua silic tương đối lạc hậu. Một tấm wafer hình tròn 200um SiC có rất nhiều độ đồng đều, độ dày và nồng độ để chế tạo thiết bị 20000 V. Trong khi đó, màng SiC dày theo yêu cầu của các thiết bị điện áp cao có nhiều khuyết tật, đặc biệt là khuyết tật hình tam giác. Nó sẽ ảnh hưởng đến việc chuẩn bị các thiết bị hiện tại cao. Một khu vực chip lớn có thể tạo ra một dòng điện lớn và tuổi thọ của sóng mang thiểu số sẽ thấp.

Về trường điện áp cao, các loại thiết bị có xu hướng sử dụng thiết bị lưỡng cực, đòi hỏi tuổi thọ sóng mang thiểu số cao hơn. Tuổi thọ sóng mang thiểu số phải ít nhất là 5us hoặc lâu hơn để có được dòng điện thuận lý tưởng. Các thông số tuổi thọ sóng mang thiểu số của các tấm wafer hình chóp SiC là 1 ~ 2us. Vì vậy, điều này không quá quan trọng đối với các thiết bị cao áp hiện nay, nhưng cần được xử lý kỹ thuật tiếp theo.

5. Công nghệ chế tạo SiC Epi Wafer là gì?

Epicua cacbua silic có hai công nghệ chính trong thiết bị:

1 / Mô hình tăng trưởng theo từng bước được đề xuất năm 1980: Điều này đóng vai trò rất quan trọng đối với sự phát triển và chất lượng của epitaxy. Nó có thể được phát triển ở nhiệt độ tương đối thấp. Đồng thời, nó có thể đạt được sự kiểm soát rất ổn định đối với dạng tinh thể 4H mà chúng tôi quan tâm đến TCS được giới thiệu để cải thiện tốc độ tăng trưởng.

2 / Sự ra đời của TCS có thể đạt được tốc độ tăng trưởng hơn 10 lần so với tốc độ tăng trưởng truyền thống. Sự ra đời của TCS không chỉ cải thiện tốc độ sản xuất mà còn kiểm soát chất lượng rất nhiều, đặc biệt là kiểm soát các giọt silicon. Do đó, nó rất có lợi cho sự phát triển của biểu mô màng dày. Công nghệ này lần đầu tiên được thương mại hóa bởi LPE sau 14 năm. Trong khoảng 17 năm, Aixtron đã nâng cấp thiết bị và chuyển đổi công nghệ sang thiết bị thương mại.

    Đã được thêm vào giỏ hàng của bạn:
    Thanh toán