CZ Silicon Wafer

CZ Silicon Wafer

CZ silicon (Si) wafer produced by  Ganwafer is grown by Czochralski (CZ) method, which is the mainstream technology for monocrystalline silicon growth with low cost established in the 1950s. In Czochralski method, the raw poly-silicon block is put into a quartz crucible, heated and melted in a single crystal furnace, and then a rod-shaped seed (seed crystal) with a diameter of only 10 mm is immersed in the melt. At a suitable temperature, the silicon atoms in the melt will be arranged along the silicon atoms of the seed and form regular crystals at the solid-liquid interface to become single crystals. Czochralski method can be used to manufacture 2 “, 4”, 8”, 12“ semiconductor polished wafers, epitaxial wafers, SOI and other semiconductor silicon wafers, mainly used in logic, memory chips and low-power integrated circuit components.

Miêu tả

1. Thông số kỹ thuật của CZ Silicon Wafer

1,1 12 inch CZ Silicon Wafer

12 inch CZ Silicon Wafer
Mục Thông số
Chất liệu Silicon đơn tinh thể
Cấp Lớp chính
Phương pháp phát triển CZ
Đường kính 300.0 ± 0.3mm, 12 ″ 300.0 ± 0.3mm, 12 ″ 300.0 ± 0.3mm, 12 ″
loại dẫn Nội tại Loại N Loại P
dopant Undoped Phốt pho Boron
Sự định hướng [111] ± 0,5 ° [100] ± 0,5 ° (100) ± 0,5 °
Độ dày 500 ± 15μm 500 ± 25μm 775 ± 25μm
Điện trở > 10.000Ωcm 0-10Ωcm 1-10Ωcm
RRV <40% (ASTM F81 Kế hoạch C)
SEMI STD Notch SEMI STD Notch SEMI STD Notch SEMI STD Notch
Kết thúc bề mặt 1SP, SSP
Một mặt-Epi-Sẵn sàng-Đánh bóng,
Mặt sau được khắc
1SP, SSP
Một mặt được đánh bóng
Mặt sau axit khắc
1SP, SSP
Một mặt được đánh bóng
Mặt sau axit khắc
Cạnh tròn Cạnh được làm tròn theo tiêu chuẩn SEMI Cạnh được làm tròn theo tiêu chuẩn SEMI Cạnh được làm tròn theo tiêu chuẩn SEMI
Hạt <20counts @ 0.3μm
Sự thô ráp <1nm
TTV <10um <10um <10um
Bow / Warp <30um <40um <40um
TIR <5µm
Hàm lượng oxy <2E16 / cm3
Hàm lượng carbon <2E16 / cm3
OISF <50 / cm²
STIR (15x15mm) <1.5µm
Ô nhiễm kim loại bề mặt
Fe, Zn, Cu, Ni, K, Cr
≤5E10 nguyên tử / cm2
Mật độ xáo trộn SEMI STD SEMI STD Tối đa 500 / cm2
Chip, vết xước, va đập, sương mù, vết cảm ứng, vỏ cam, vết rỗ, vết nứt, bụi bẩn, nhiễm bẩn Tất cả Không có
Laser Đánh dấu SEMI STD Tùy chọn Laser Serialized:
Laser nông
Dọc theo phẳng
Ở mặt trước

 

1,2 8 inch CZ Silicon Wafer với TTV <6μm

8 inch CZ Silicon Wafer với TTV <6μm
Mục Thông số
Chất liệu Silicon đơn tinh thể
Cấp Lớp chính
Phương pháp phát triển CZ
Đường kính 200.0 ± 0.5mm, 8 ″ 200.0 ± 0.5mm, 8 ″ 200,0 ± 0,2mm, 8 "
loại dẫn Loại P Loại P Loại P
dopant Boron Boron Boron
Sự định hướng [111] ± 0,5 ° [100] ± 0,5 ° (111) ± 0,5 °
Độ dày 1.000 ± 15μm 725 ± 50μm 1.000 ± 25 μm
Điện trở <1Ωcm 10-40Ωcm <100 Ωcm
RRV <40% (ASTM F81 Kế hoạch C)
SEMI STD Notch SEMI STD Notch SEMI STD Notch SEMI STD Notch
Kết thúc bề mặt 1SP, SSP
Một mặt-Epi-Sẵn sàng-Đánh bóng,
Mặt sau được khắc
1SP, SSP
Một mặt được đánh bóng
Mặt sau axit khắc
1SP, SSP
Một mặt được đánh bóng
Mặt sau axit khắc
Cạnh tròn Cạnh được làm tròn theo tiêu chuẩn SEMI Chiều rộng vát mép 250-350μm Cạnh được làm tròn theo tiêu chuẩn SEMI
Hạt <10counts @ 0.3μm <20counts @ 0.3μm <10counts @ 0.3μm
Sự thô ráp <1nm
TTV <6um <10um <6um
Bow / Warp <60um <40um <60um
TIR <5µm
Hàm lượng oxy <2E16 / cm3
Hàm lượng carbon <2E16 / cm3
OISF <50 / cm²
STIR (15x15mm) <1.5µm
Ô nhiễm kim loại bề mặt
Fe, Zn, Cu, Ni, K, Cr
≤5E10 nguyên tử / cm2
Mật độ xáo trộn SEMI STD SEMI STD <10-2 cm-2
Chip, vết xước, va đập, sương mù, vết cảm ứng, vỏ cam, vết rỗ, vết nứt, bụi bẩn, nhiễm bẩn Tất cả Không có
Laser Đánh dấu SEMI STD Tùy chọn Laser Serialized:
Laser nông
Dọc theo phẳng
Ở mặt trước

 

1,3 6 inch CZ Silicon Wafer với hạt <20counts @ 0.3μm

CZ silicon Wafer 6 inch với hạt <20counts @ 0.3μm
Mục Thông số
Chất liệu Silicon đơn tinh thể
Cấp Lớp chính
Phương pháp phát triển CZ
Đường kính 6″(150.0±0.5mm)
loại dẫn Loại P Loại P Loại P
dopant Boron Boron Boron
Sự định hướng <111> ± 0,5 ° [111] ± 1 ° (100) ± 0,5 °
Độ dày 675 ± 25μm 675 ± 10μm
1.000 ± 25µm
675 ± 25μm
Điện trở 0,1-13Ωcm 0,01-0,02 Ωcm 1-100Ωcm
RRV <40% (ASTM F81 Kế hoạch C)
Căn hộ chính SEMI STD SEMI STD SEMI STD
Căn hộ thứ cấp SEMI STD SEMI STD SEMI STD
Kết thúc bề mặt 1SP, SSP
Một mặt được đánh bóng, sẵn sàng cho Epi
Mặt sau axit khắc
1SP, SSP
Một mặt được đánh bóng
Mặt sau axit khắc
1SP, SSP
Một mặt được đánh bóng
Mặt sau axit khắc
Cạnh tròn Cạnh được làm tròn theo tiêu chuẩn SEMI Cạnh được làm tròn theo tiêu chuẩn SEMI Cạnh được làm tròn theo tiêu chuẩn SEMI
Hạt <20counts @ 0.3μm ≤10@≥0.3μm
Sự thô ráp <0,5nm <1nm <0,5nm
TTV <10um <10um <12um
Bow / Warp <30um <40um <60um
TIR <5µm
Hàm lượng oxy <2E16 / cm3
Hàm lượng carbon <2E16 / cm3
OISF <50 / cm²
STIR (15x15mm) <1.5µm
Ô nhiễm kim loại bề mặt
Na, Al, K, Fe, Ni, Cu, Zn
≤5E10 nguyên tử / cm2
Mật độ xáo trộn SEMI STD SEMI STD Tối đa 500 / cm2
Chip, vết xước, va đập, sương mù, vết cảm ứng, vỏ cam, vết rỗ, vết nứt, bụi bẩn, nhiễm bẩn Tất cả Không có Tất cả Không có Bị xỉn màu, vỏ cam, ô nhiễm, khói mù, vết xước nhỏ, khoai tây chiên, vết nứt cạnh, vết nứt, vết chân chim, lỗ ghim, rỗ, vết lõm, xấu, vết ố & sẹo ở mặt sau: tất cả đều không có
Laser Đánh dấu SEMI STD SEMI STD SEMI STD

 

1,4 4 inch CZ Silicon Wafer

4 inch CZ Silicon Wafer
Mục Thông số
Chất liệu Silicon đơn tinh thể
Cấp Lớp chính
Phương pháp phát triển CZ
Đường kính 4″(100.0±0.5mm)
loại dẫn Loại P hoặc N Loại P -
dopant Boron hoặc phốt pho Boron -
Sự định hướng <100> ± 0,5 ° - (100) hoặc (111) ± 0,5 °
Độ dày 525 ± 25μm 525 ± 25μm 300 ± 25μm
Điện trở 1-20Ωcm 0,002 - 0,003Ωcm 5-10Ohmcm
RRV <40% (ASTM F81 Kế hoạch C)
Căn hộ chính Căn hộ SEMI STD Căn hộ SEMI STD 32,5 +/- 2,5mm, @ 110 ± 1 °
Căn hộ thứ cấp Căn hộ SEMI STD Căn hộ SEMI STD 18 ± 2mm, @ 90 ° ± 5 ° đến phẳng chính
Kết thúc bề mặt Một mặt-Epi-Sẵn sàng-Đánh bóng,
Mặt sau được khắc
Cạnh tròn Cạnh được làm tròn theo tiêu chuẩn SEMI
Hạt <20counts @ 0.3μm
Sự thô ráp <0,5nm
TTV <10um
Bow / Warp <40um
TIR <5µm
Hàm lượng oxy <2E16 / cm3
Hàm lượng carbon <2E16 / cm3
OISF <50 / cm²
STIR (15x15mm) <1.5µm
Ô nhiễm kim loại bề mặt
Fe, Zn, Cu, Ni, K, Cr
≤5E10 nguyên tử / cm2
Mật độ xáo trộn Tối đa 500 / cm2
Chip, vết xước, va đập, sương mù, vết cảm ứng, vỏ cam, vết rỗ, vết nứt, bụi bẩn, nhiễm bẩn Tất cả Không có
Laser Đánh dấu Dọc theo phẳng
Ở mặt trước, tùy chọn Laser Serialized:
Laser nông

 

1,5 2 inch CZ Si Wafer

2 inch CZ Silicon Wafer
Mục Thông số
Chất liệu Silicon đơn tinh thể
Cấp Lớp chính
Phương pháp phát triển CZ
Đường kính 2 "(50,8 ± 0,5mm)
loại dẫn Loại P hoặc N - Loại P
dopant Boron hoặc phốt pho - Boron
Sự định hướng <100> (100) hoặc (111) ± 0,5 ° -
Độ dày 150 ± 25μm 275 ± 25μm -
Điện trở 1-200Ωcm - 0,01-0,02Ωcm
RRV <40% (ASTM F81 Kế hoạch C)
Căn hộ chính Căn hộ SEMI STD
Căn hộ thứ cấp Căn hộ SEMI STD
Kết thúc bề mặt Một mặt được đánh bóng
Mặt sau axit khắc
Hạt <20counts @ 0.3μm
Sự thô ráp <0,5nm <0,5nm -
TTV <10um - <10um
Bow / Warp <30um <20um -
TIR <5µm
Hàm lượng oxy <2E16 / cm3
Hàm lượng carbon <2E16 / cm3
OISF <50 / cm²
STIR (15x15mm) <1.5µm
Ô nhiễm kim loại bề mặt
Fe, Zn, Cu, Ni, K, Cr
≤5E10 nguyên tử / cm²
Trật khớp Không ai
Chip, vết xước, va đập, sương mù, vết cảm ứng, vỏ cam, vết rỗ, vết nứt, bụi bẩn, nhiễm bẩn Tất cả Không có

 

2. Nitrogen trong quá trình Czochralski của Silicon Wafers

Nitơ đóng một vai trò rất quan trọng trong thỏi silicon CZ, và một lượng nhỏ pha tạp nitơ sẽ có ảnh hưởng có lợi đến hiệu suất của silicon đơn tinh thể. Có nhiều phương pháp để bổ sung nitơ một cách chủ động: Sử dụng chất bảo vệ nitơ trong quá trình nuôi cấy tinh thể silic CZ hoặc thêm bột nitrua silic vào silic nóng chảy; và cấy ion nitơ. Ở nhiệt độ khoảng 1415 độ, độ hòa tan bão hòa của nitơ trong silicon nóng chảy và silicon đơn tinh thể là 6 × 1018cm-3và 4,5 × 1015cm-3, tương ứng. Vì hệ số phân ly cân bằng của nitơ trong silic là 7 × 10-4, nồng độ nitơ trong quá trình sinh trưởng của silicone CZ thường nhỏ hơn 5 × 1015 cm-3.

Sự tương tác của nitơ và oxy trong silicon đơn tinh thể Czochralski có thể tạo thành phức hợp nitơ-oxy, phức hợp này thể hiện nhiều đỉnh hấp thụ trong phổ hấp thụ hồng ngoại giữa và hồng ngoại xa. Phức hợp nitơ-oxy là một loại chất cho ở cạn và có hoạt tính điện. Kết hợp các thử nghiệm hấp thụ hồng ngoại và điện trở suất, có thể thấy rằng với sự biến mất của đỉnh hấp thụ hồng ngoại của phức nitơ-oxy trong quá trình ủ, điện trở suất hoặc nồng độ hạt tải điện của chất bán dẫn silicon đơn tinh thể sẽ thay đổi tương ứng. Hoạt động điện của phức hợp nitơ-oxy có thể được loại bỏ bằng cách ủ nhiệt độ cao. Pha tạp nitơ trong CZ wafer Si đơn tinh thể có tác dụng ức chế sự hình thành các chất cho nhiệt và các chất cho mới.

Việc pha tạp nitơ vào silicon Czochralski kích thước lớn có thể thay đổi kích thước và mật độ của các khuyết tật dạng rỗng, do đó có thể dễ dàng loại bỏ các khuyết tật dạng rỗng bằng cách ủ nhiệt độ cao. Ngoài ra, nitơ có thể nâng cao khả năng chống cong vênh của chất nền CZ Si và cải thiện năng suất của các mạch tích hợp được chế tạo trên tấm wafer silicon quy trình Czochralski.

    Đã được thêm vào giỏ hàng của bạn:
    Thanh toán