Silicon Epi Wafer

Silicone Epi Wafer

O silício (Si) epi wafer refere-se ao crescimento epitaxial de uma ou mais camadas em um substrato de wafer polido por deposição de vapor químico (CVD) ou outros métodos epitaxiais. O tipo de dopagem, resistividade, espessura, estrutura de treliça, etc. da pastilha epitaxial de silício atendem aos requisitos de dispositivos específicos. O crescimento epitaxial de silício é usado para reduzir os defeitos causados ​​pelo crescimento de cristal único do wafer de silício, de modo que o wafer epi de silício tem uma densidade de defeito e teor de oxigênio mais baixos e, em seguida, é usado para fabricar vários dispositivos discretos semicondutores e produtos de circuito integrado.

Ganwafer offer Silicon Epitaxial Wafer as follows:

Diâmetros: 100mm, 125mm, 150mm, 200mm e 300mm*;

Orientação da bolacha: <100>, <111>, <110>;

Espessura EPI: 1µm a 150µm.

Também fornecemos serviços de personalização epitaxial.

Descrição

Os principais parâmetros técnicos do filme de silício epitaxial incluem tipo de condutividade, resistividade e uniformidade, espessura e uniformidade, espessura da camada de transição, distorção de padrão epitaxial enterrado e desvio de padrão, planicidade da superfície, densidade de deslocamento, linhas de deslizamento de superfície, névoa de superfície, falhas de empilhamento e poços, etc. Entre eles, a espessura e a resistividade do Si epi wafer são dois importantes itens de inspeção após o crescimento epitaxial de silício.

1. Especificação de Silicone Epi Wafer de 6" (150 mm)

Item Especificação
Substrato Sub-especificação No.
Método de crescimento de lingote CZ
Tipo de condutividade N
dopante Como
Orientação (100) ± 0,5 °
Resistividade ≤0,005Ohm.cm
RRG ≤15%
[Oi] Conteúdo 8~18 ppma
Diâmetro 150±0,2 mm
Comprimento Plano primária 55~60mm
Primária Plano Local {110}±1°
Segundo Comprimento Plano semi
Localização do Segundo Plano semi
Espessura 625±15 um
Características da parte traseira:
1. BSD/Poli-Si(A) 1. BSD
2. SIO2 2. LTO: 5000±500 A
3. Exclusão de borda 3. EE: 0,6 mm
Marcação a laser NENHUM
Superfície frontal Espelho polido
Epi Estrutura N/N+
dopante Phos
Espessura 3±0,2 um
Thk.Uniformidade ≤5%
Posição de medição Centro (1 pt) 10mm da borda (4 pts @ 90 graus)
Cálculo [Tmax-Tmin]÷[[Tmax+Tmin]X100%
Resistividade 2,5±0,2 Ohm.cm
Res.Uniformidade ≤5%
Posição de medição Centro (1 pt) 10mm da borda (4 pts @ 90 graus)
Cálculo [Rmax-Rmin]÷[[Rmax+Rmin]X100%
Densidade de falha de pilha ≤2 (ea/cm2)
Neblina NENHUM
Arranhões NENHUM
Crateras, casca de laranja NENHUM
Edge Crown ≤1/3 espessura Epi
Deslizamento (mm) Comprimento Total ≤ 1 Dia
Assuntos do estrangeiro NENHUM
Contaminação da Superfície Traseira NENHUM
Total de Defeitos de Ponto (partícula) ≤30@0,3um

 

2. Aplicação do Processo Silicon Epi

As pastilhas epi de silício têm sido usadas com sucesso na fabricação de transistores de alta frequência e alta potência, e as aplicações da epitaxia de silício têm se tornado cada vez mais extensas. No dispositivo bipolar, seja na fabricação de transistores, válvulas de potência, circuitos integrados lineares e circuitos integrados digitais, tudo isso não pode prescindir das pastilhas epitaxiais de silício. Para dispositivos MOS, as pastilhas epitaxiais de Si têm sido amplamente utilizadas devido à solução do efeito latch-up em circuitos CMOS. Atualmente, os circuitos BiCMOS também são fabricados com Si epitaxy wafer. Alguns dispositivos de carga acoplados (CCD) foram fabricados em pastilhas epitaxial de silício.

3. Como Melhorar a Consistência dos Parâmetros Técnicos Epitaxiais do Silicone Epi Wafer?

The core problem that accompanies mass production is the stability, consistency and uniformity of product parameter control. Only by improving the consistency of silicon wafers in each batch can the quality and yield of epitaxial wafers be improved. Epitaxial wafer manufacturers including us optimize the reaction temperature of the epitaxial layer, the flow rate of the epitaxial gas, the temperature gradient at the center and the edge in the epi wafer process, an epitaxial silicon wafer is achieved with high quality.

For example, according to the characteristics of the silicon epitaxial gas flow field and the CVD reaction mechanism, Si epitaxial growth occurs in the retention layer (substance exchange by diffusion). The higher the position of the reaction interface in the retention layer, the faster the diffusion rate, the higher the corresponding growth rate, and the greater the thickness under the same process time. Therefore, by adjusting the height distribution of the silicon wafer in the airflow field, the epitaxial growth rate on different silicon wafers can be obtained, the adjustment of the epitaxial thickness can be achieved, and a good thickness consistency can be achieved.

    Foi adicionado ao seu carrinho:
    Checkout