Wafer di silicio Epi

Wafer di silicio Epi

Il wafer epi di silicio (Si) si riferisce alla crescita epitassiale di uno o più strati su un substrato di wafer levigato mediante deposizione chimica da vapore (CVD) o altri metodi epitassiali. Il tipo di drogaggio, la resistività, lo spessore, la struttura reticolare, ecc. del wafer epitassiale di silicio soddisfano tutti i requisiti di dispositivi specifici. La crescita epitassiale del silicio viene utilizzata per ridurre i difetti causati dalla crescita del cristallo singolo del wafer di silicio, in modo che il wafer epi di silicio abbia una densità di difetti e un contenuto di ossigeno inferiori, quindi viene utilizzato per fabbricare vari dispositivi discreti a semiconduttore e prodotti a circuito integrato.

PAM-XIAMEN offre wafer epitassiale di silicio come segue:

Diametri: 100 mm, 125 mm, 150 mm, 200 mm e 300 mm*;

Orientamento wafer: <100>, <111>, <110>;

Spessore EPI: da 1 µm a 150 µm.

Forniamo anche servizi di personalizzazione epitassiale.

Descrizione

I principali parametri tecnici del film di silicio epitassiale includono tipo di conduttività, resistività e uniformità, spessore e uniformità, spessore dello strato di transizione, distorsione del modello epitassiale sepolto e deriva del modello, planarità della superficie, densità di dislocazione, linee di slittamento della superficie, nebbia superficiale, faglie e pozzi di accatastamento, ecc. Tra questi, lo spessore e la resistività del wafer Si epi sono due importanti elementi di ispezione dopo la crescita epitassiale del silicio.

1. Specifiche per wafer Epi di silicio da 6 "(150 mm).

Voce   Specificazione
Substrato Sotto spec No.  
metodo di crescita del lingotto CZ
tipo di conduttività N
drogante Come
Orientamento (100) ± 0.5 °
resistività ≤0.005Ohm.cm
RRG ≤15%
[Oi] Contenuto 8 ~ 18 PPMA
Diametro 150 ± 0.2 mm
Primaria Lunghezza piatto 55 ~ 60 mm
Luogo piatto primaria {110} ± 1 °
In secondo piano Lunghezza semi
In secondo piano Luogo semi
Spessore 625 ± 15 um
Backside Caratteristiche:  
1. BSD/Poly-Si(A) 1. BSD
2. SIO2 2. LTO: 5000 ± 500 A
3. Esclusione dei bordi 3. EE: 0,6 mm
Marcatura laser NONE
superficie frontale lucidato a specchio
Epi Struttura N / N +
drogante Phos
Spessore 3 ± 0,2 um
Thk.Uniformity ≤5%
posizione di misura Centro (1 punto) 10 mm dal bordo (4 punti a 90 gradi)
Calcolo [Tmax-Tmin]÷[[Tmax+Tmin]X100%
resistività 2,5 ± 0,2 Ohm.cm
Res.Uniformity ≤5%
posizione di misura Centro (1 punto) 10 mm dal bordo (4 punti a 90 gradi)
Calcolo [Rmax-Rmin]÷[[Rmax+Rmin]X100%
Stack colpa Densità ≤2 (cad/cm2)
Foschia NONE
graffi NONE
Crateri, buccia d'arancia NONE
Corona bordo ≤1 / 3 spessore Epi
Slittamento (mm) Lunghezza totale ≤ 1Dia
Affari esteri NONE
Indietro contaminazione superficiale NONE
Difetti di punto totali (particelle) ≤30@0.3um

 

2. Applicazione del processo Epi al silicio

I wafer di silicio epi sono stati utilizzati con successo nella produzione di transistor ad alta frequenza e alta potenza e le applicazioni dell'epitassia al silicio sono diventate sempre più estese. Nel dispositivo bipolare, che si tratti della fabbricazione di transistor, valvole di potenza, circuiti integrati lineari e circuiti integrati digitali, tutto ciò non può prescindere dai wafer epitassiali di silicio. Per i dispositivi MOS, i wafer epitassiali Si sono stati ampiamente utilizzati a causa della soluzione dell'effetto latch-up nei circuiti CMOS. Attualmente, anche i circuiti BiCMOS vengono prodotti utilizzando wafer di epitassia Si. Alcuni dispositivi ad accoppiamento di carica (CCD) sono stati fabbricati su wafer epitassiali di silicio.

3. Come migliorare la coerenza dei parametri tecnici epitassiali di Silicon Epi Wafer?

Il problema centrale che accompagna la produzione di massa è la stabilità, la coerenza e l'uniformità del controllo dei parametri del prodotto. Solo migliorando la consistenza dei wafer di silicio in ciascun lotto è possibile migliorare la qualità e la resa dei wafer epitassiali. I produttori di wafer epitassiali, inclusi noi, ottimizzano la temperatura di reazione dello strato epitassiale, la portata del gas epitassiale, il gradiente di temperatura al centro e al bordo nel processo di wafer epi, si ottiene un wafer di silicio epitassiale di alta qualità.

Ad esempio, in base alle caratteristiche del campo di flusso del gas epitassiale del silicio e del meccanismo di reazione CVD, si verifica una crescita epitassiale di Si nello strato di ritenzione (scambio di sostanza per diffusione). Maggiore è la posizione dell'interfaccia di reazione nello strato di ritenzione, maggiore è la velocità di diffusione, maggiore è la velocità di crescita corrispondente e maggiore è lo spessore nello stesso tempo di processo. Pertanto, regolando la distribuzione dell'altezza del wafer di silicio nel campo del flusso d'aria, è possibile ottenere il tasso di crescita epitassiale su diversi wafer di silicio, è possibile ottenere la regolazione dello spessore epitassiale e si può ottenere una buona consistenza dello spessore.

    è stato aggiunto al tuo carrello:
    Cassa